Китайская CXMT испытала новую архитектуру оперативной памяти, которая позволяет уменьшить площадь ячейки DRAM на треть. Американская Micron изучала похожий подход около 20 лет, но отказалась от него из-за физических ограничений. Теперь производители спорят, какой путь перспективнее.
ChangXin Memory Technologies (CXMT), крупнейший китайский производитель DRAM, завершила проверку инженерных образцов шестого поколения памяти на архитектуре 4F². Компания представила результаты 30 октября на встрече с инвесторами после публикации квартальной отчётности. Испытания подтвердили соответствие ключевых характеристик проектным требованиям, однако коммерческий выпуск ещё не начался.
Главное преимущество 4F² заключается в более компактном расположении компонентов. В традиционной архитектуре 6F² ячейка занимает площадь, равную шести квадратам минимального технологического размера F. Китайская разработка сокращает показатель до четырёх квадратов, то есть примерно на 33%. Теоретически такое изменение позволяет разместить больше ячеек памяти на кристалле прежнего размера.
Для реализации 4F² инженеры CXMT разработали транзистор VSG с вертикальным каналом и окружающим затвором. Конструкция помогает уменьшить утечки тока и плотнее разместить элементы. Компания также использует гибридное соединение пластин, разделяя производство логических схем и массива памяти. Подход позволяет оптимизировать разные части микросхемы независимо друг от друга.
Однако американская Micron Technology считает архитектуру 4F² бесперспективной для дальнейшего масштабирования. Президент компании и технический директор Скотт Дебур 21 октября объяснил, что плотность DRAM ограничивают прежде всего размеры конденсаторов и расстояния между ними. Уменьшение площади транзисторов не устраняет физических ограничений, зато усложняет производство и повышает затраты.
Micron намерена продолжать совершенствовать архитектуру 6F² и постепенно переходить к трёхмерной DRAM. В CXMT возражают, что плотность памяти зависит не только от конденсаторов, но и от расположения линий слов и битов. Китайская компания связывает различия в подходах производителей с накопленными технологиями, оборудованием, патентами и инвестиционными планами.
Первым продуктом CXMT на новой архитектуре должен стать серверный модуль DDR5 RDIMM. Образцы планируют передать заказчикам до конца 2026 года. Как следует из объяснений компании, массовый выпуск начнётся с учётом результатов клиентских испытаний и рыночного спроса. Точные показатели скорости, ёмкости и выхода годных микросхем пока не раскрыты.
Успех CXMT мог бы усилить конкуренцию с Samsung и SK Hynix, которые также исследуют 4F². Однако подтверждённая работоспособность инженерных образцов ещё не доказывает экономическую эффективность массового производства. Ранее CXMT уже представила DRAM с шагом активной области 11,95 нм, а теперь пытается повысить плотность памяти за счёт принципиально другой компоновки ячеек.
